ARM的SDRAM模块概述
摘 要：ARM系统之中能够作为高速缓存的有静态RAM、动态RAM、FLSAHROM三种。而动态RAM又分为SDRAM和DDR两种，SDRAM具有高速，大容量等优点，是一种具有同步接口技术的高速动态随机存储器。根据设计的性价比，我们可以采用SDRAM实现数据的传输，但由于SDRAM的读写、刷新等命令操作的时序要求比较严格，因此SDRAM的控制设计也就成了我们探討的关键。
关键词：ARM；DARAM；高速动态随机
在当前世界背景下，嵌入式系统无疑是当前最热门、最有发展前途的IT应用领域之一。嵌入式系统用在一些特定专用设备上，通常这些设备的硬件资源，非常有限，如处理器、存储器等，并且对成本很敏感，有时对实时响应要求很高等。特别是随着消费家电的智能化，嵌入式更显重要。例如，我们平时看到的手机、机顶盒（Set Top Box）、高清电视（HDTV）、游戏机、智能玩具、交换机、路由器等，都是典型的嵌入式系统。而在嵌入式系统高速发展的同时，为嵌入式系统作为存储单元的存储器的选择也就变得可圈可点了。
对于嵌入式的存储器，我们就谈谈SDRAM吧，现在市面上流通的SDRAM已经是第五代了。在其之前，还有一代的SDR SDRAM、二代的DDR SDRAM、三代的DDR2 SDRAM、四代的DDR3 SDRAM和我们现在看到的第五代DDR4 SDRAM，也就是大家说的SDRAM。
一代SDRAM采用SE（Single-Ended）时钟信号，第二代、第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。五代则在这方面更胜一筹，即结构、时序与性能的关系。
对SDRAM模块做一个分析，我们首先要分析一下影响性能的主要参数有哪些：
在理想的情况下，SDRAM的带宽，频率与位宽固定后，带宽也就不可更改了，在内存的工作周期内，带宽不可能一直处于数据传输的状态，因为要有命令、寻址等必要的过程。因此，这些操作占用的时间越短，内存工作的效率越高，性能也就越好。
非数据传输时间的主要组成部分就是各种延迟与潜伏期。TRCD（RAS-TO-CAS Delay）“行寻址至列寻址延迟时间”、CL（CAS Latency）：“内存读写操作前列地址控制器的潜伏时间”TRP（RAS Precharge Time）：“内存行地址控制器预充电时间”。
在内存中读取时可能遇到：
第一，要寻址的行与L-Bank的所有行是关闭的，此时可直接发送行有效命令，数据读取前的总耗时为TRCD+CL。这种情况，我们称之为PH（页命中，Page Hit）。
第二，当系统的寻址操作要寻址的行正好是前一个操作的工作行。也就是说，要寻址的行已经处于选通有效状态，此时可直接发送列寻址命令，数据读取前的总耗时仅为CL。这就是BTB寻址，我们称之为PFH/PDH（页快速/直接命中，Page Fast/Direct Hit）。
第三，“寻址冲突”要寻址的行所在的L-Bank中已经有一个行处于活动状态（未关闭），此时就必须要进行预充电来关闭工作行。在寻址冲突后再对新行发送行有效命令，总耗时就是TRP+TRCD+CL。这种情况，我们称之为PM（页错失，Page Miss）。
显然，PFH是最理想的寻址情况，PM则是最糟糕的寻址情况。上述三种情况发生的机率各自简称为PHR——PH Rate、PFHR——PFH Rate、PMR——PM Rate。因此，系统设计人员的理想都是尽量想提高PHR与PFHR，同时减少PMR，以达到提高内存工作效率的目的。
目前，有两种方法来尽量提高PHR，从而达到我们的目的。自动预充电技术就是其中之一，它自动地在每次行操作之后进行预充电，从而减少了日后对同一L-Bank不同行寻址时发生冲突的可能性。基于这个，有些人就想了，那自己要是在当前行工作完成后马上打开同一L-Bank的另一行时，会不会存在延迟，要是有，又该怎么办？于是，L-Bank交错预充电方法出现了。
第四，路交错式内存控制在VIA控制下只要对下一个要工作的L-Bank进行预充电。这时，预充电与数据的传输可以交错执行，通过跳过TRP可以直接进入行的有效状态。
但是事实上，无论是自动预充电，还是交错工作的方法都无法消除TRCD所带来的延迟。如果有可能解决这个问题，就要尽量让一个工作行在进行预充电前尽可能多地接收多个工作命令，以达到BTB的效果，当行打开的状态一直保持。在此期间对该行的任何读写操作也就不会产生内存行地址控制器预充电时间的延迟，这是决定其内存性能的重要因素之一。
参考文献：
[1]张绮文，解书刚.嵌入式常用模块与综合系统设计精讲实例（第2版）[M].北京：电子工业出版社，2009.
[2]杨清水，张剑，施云飞 . ARM嵌入式Linux系统开发技术详解[M].北京：电子工业出版社，2010.
[3]陈卓，王田，梁新元.嵌入式系统开发[M].北京：电子工业出版社，2010.