电源系统阻抗对电路板ESD测试的影响
摘 要：随着电子元器件制造工艺的不断进步，当前电子器件行业朝着高集成度、低工作电压、低功耗和小型化的方向发展，这就使得元器件功能在不断强大的同时，成本却在不断缩减。当然，由于电子元件的工作电压不断降低，这也降低了电子元器件的抗静电能力。电子产品在使用过程中，如果静电防护措施做的不好，就有可能被人体静电损坏。人体静电等级最高可达上万伏，尤其在冬季，由于空气干燥静电不容易被空气中的水分子释放掉，所以容易累计在物体上。因此电路设计中必须做静电放电防护措施，以防止因ESD放电造成元器件损坏或设备故障。
关键词：ESD；传导干扰；辐射干扰；空气放电；接触放电；电源系统阻抗
中图分类号：TP393 文献标志码：A 文章编号：2095-1302（2014）11-00-03
0 引 言
自然界中，当两个不同的物体相互摩擦以后，就会使得一个物体失去一些电子带正电，而另一个物体得到一些多余的电子而带负电。若在分离这两个物体的过程中，电荷难以平衡，电荷就会积累使物体带上静电。当带有不同静电电位的物体相互靠近时，带电体周围的场强超过绝缘介质的击穿场强时就有可能造成绝缘击穿而产生放电现象。在大多数情况下，静电起电与放电是同时发生的，而且静电起电放电是一个随机的动态过程，在这个过程中，不仅有静电能量的传导输出，而且有脉冲电磁场的福射。同时在放电过程中，放电波形上升沿很陡，通常在10 ns以内很容易产生宽频带干扰，影响设备的正常运行，放电产生的大电流则可能直接造成IC的局部热损伤或损坏，最终影响设备的可靠性。
静电广泛存在于自然界中，人体也会产生静电，当用手触摸电子设备、PCB或者电子元器件时，常常会因为瞬间的静电放电而使得元器件或者设备受到干扰，严重的甚至损坏设备或PCB上的元器件。这种现象在春天或者夏天不是很明显，由于这两个季节空气湿度相对较大，静电不容易在物体上累计。但在冬天就很严重，由于冬季空气干燥，静电不容易被空气中的水分子释放掉，所以容易累计在物体上，冬季人体的静电往往会高达8 kV以上。因此电路设计中必须做静电放电（Electro-Static discharge ，ESD）防护措施，以防止因辐射方式或传导方式而引入的ESD放电现象，造成因元器件损坏而导致设备无法正常工作。
电路设计中，ESD问题的解决方法主要有绝缘受干扰电路、隔离受干扰器件、增加受干扰信号线阻抗、加瞬态电压抑制管（TVS）以及通过阻容吸收电荷等。但是这些解决方法针对的ESD现象都比较直观，通常能将问题具体到某个点，因此解决也比较容易。当遇到的ESD问题牵扯范围很宽泛时（如ESD导致系统程序跑飞），则处理ESD工作将会变得很复杂，本文通过降低电源和地平面间阻抗的方法解决该类ESD问题。
1 ESD引起电路板EMC问题的主要方式
在日常生活中，人体常常带有静电，当用手触摸电子设备、PCB上的电子元器件时，常常会因为瞬间的静电放电而使元器件或设备受到干扰，甚至损坏电子元器件和设备。通常情况下，静电放电过程中，能量会以传导输出和脉冲磁场辐射的方式干扰电子产品，这两种干扰方式通常也称作直接干扰和间接干扰。
1.1 直接干扰
直接干扰，又称为传导干扰，指静电放电产生的大电流直接进入电路中，通常情况直接干扰引起的ESD问题都比较严重，往往会永久损坏电子设备。我们都知道，人体产生的静电电压等级往往会很高，尤其是在空气干燥的冬天，一个集成电路内部是由成千上万的晶体管构成的，如果人在触摸电路板时产生静电放电，如此高的电压进入到集成电路，就有可能引起内部晶体管的误动作，并且很容易破坏集成电路。当前普通电子元器件的耐压等级只有几十伏，耐电流等级通常都是毫安级，超过这个等级就有可能造成电子元件永久损坏。因此电路设计中，ESD干扰是一个非常重要的问题，是设计中必须要考虑并且解决的问题。
静电直接干扰的典型例子如图1所示，DB1为串口通讯DB9插头，因实际使用中人手经常会触碰该插头，所以该器件需要做ESD防护处理。U56为ESD防护器件，实验表明，在对DB1插头做ESD实验时电路板会出现复位现象。仔细分析后发现，由于电路板的地平面的覆铜没有处理好，地平面被分隔成多块孤立的铜皮，最终导致地平面阻抗过高。ESD产生的高电压瞬间击穿ESD防护器件，此时高达几十安培的电流被注入地平面，由欧姆定理可知地平面电压不再为0 V，而是有一定的电压，该电压会影响电源系统，破坏了电源的完整性，如果电源电压波动范围达到MCU复位芯片的阈值电压，则电路板就会复位。
图1 静电直接干扰举例
1.2 间接方式
间接干扰方式，又称辐射干扰，当静电放电（尤其是空气放电）产生的电火花，会感应出电磁场、电磁场又会在电路中感应出变化的电场，该电场会影响电子元件通信或者正常工作。通常情况下，间接干扰对电路的影响没有直接干扰严重，对电路元器件的损坏仅仅是瞬时干扰，一般不会损坏元件。但是静电放电都是在很短的时间内产生了较大的变化电流（几百纳秒内可能产生几十安的电流），所以在信号环路中产生的噪声电压可能会超过逻辑元件的阈值电压，引起元器件的误触发。
辐射干扰的现象也是比较常见的，如图2所示，为一款TFT彩屏显示器，外壳为金属面板，内部的结构是一块驱动TFT屏的电路板，通过一根FPC软排线连接到TFT显示屏上面。TFT显示屏、驱动板和FPC软排线均没有和外壳连接，并且和外壳有一定距离。当在外壳上面打静电时，屏幕会出现闪烁、雪花点、颜色失真等现象。
分析后发现，由于瞬间的静电放电产生的大电流在一定区域范围内会耦合一个强磁场，该磁场会在TFT显示屏的RGB信号线上产生感应电压，该电压干扰了TFT屏的RGB信号，所以导致TFT屏幕出现雪花点、闪烁等现象。
2 电源系统阻抗对ESD的影响
对于从事硬件开发的工程师来说，相信大家设计的电路板在做静电测试的时候一定遇到过以下几种现象：
因PCB的布局、走线等不合理，使得地平面的铜皮被孤立成许多块，并且地平面覆铜时很少打地孔，最终导致地平面的阻抗高（文章中讲的地平面阻抗高，通常也只有毫欧，但是静电放电瞬间产生的电流很大，因此对电源系统影响也较大），一旦在电路板打静电，瞬间产生的大电流直接或者间接被注入地平面，使得地平面电压升高而影响系统的电源完整性。如系统工作电压为3.3 V，系统电源抗干扰能力为±0.3 V，也就是说在3.0～3.6 V情况下，系统都可以正常工作，如果ESD使得地平面电压提升了0.5 V，此时电路板将不能正常工作。如图3所示，PCB板上表面覆铜被孤立成7块铜皮，这样的电路板的地平面阻抗过高，在做ESD实验时容易出现问题。
图2 辐射干扰 图3 PCB板覆铜
通常在设计原理图时，会在所有芯片的电源管脚加一个去耦电容，容值一般为100 nF，如果设计中未加该电容，或者去耦电容在PCB布局时，摆放的位置不合理，都会使得电路板的电源完整性受到破坏，这种电路板在做ESD实验时容易造成系统死机、复位等测试不通过的现象。
对于两层电路板来说，我们要求电源线走线尽量宽，这有两个原因。第一、因铜皮的厚度和宽度决定了该传输线最大通过的电流值，如果走线宽度过小，传输的电流的能力将达不到要求。第二，由于传输线越宽，传输线的阻抗就越小，电流经过传输线产生的压降就越小。如果电路板电源传输线的宽度过小，将导致电源传输线的阻抗过高，电流经过传输线上产生的压降就越大。如果原本电源芯片输出电压为3.3 V，因电源线宽度过小，导致电源芯片输出到系统的电压只有3.0 V，这样系统在受到静电干扰时，更容易出现问题。
2.1 降低电源回路阻抗
通常电路板电源系统的阻抗分为交流阻抗和直流阻抗，交流阻抗分析相对比较困难，且对电路板ESD测试的影响不大，因此本文重点讲述电路板直流阻抗对ESD测试的影响。
电路板在做ESD实验时，引起ESD问题的原因可能会很多，其中大多数ESD问题的处理方法都较为清楚。但如果因电源系统阻抗引起的ESD问题解决方法就比较困难。图4为电源系统直流阻抗的等效模型，通常情况下，当我们对电路板做ESD实验时，ESD实验瞬间产生的大电流会被注入系统（电流可能高达几十安培），大电流最终将流到地平面。我们都知道，地平面有一定的阻抗，大电流流入地平面，将会在地平面上产生一个瞬间电压ΔV，由欧姆定理得知：
ΔV=I×R2 （1）
如果电路板的地平面设计的不好，阻抗有可能会比较高，那么静电在地平面引起的波动电压ΔV将会比较大，一旦该电压值超过一定范围就会影响系统的电源完整性，进而有可能引起电路板的CPU复位或者死机现象。严重时，地平面电压提升过高，会导致系统芯片烧坏。
图4中的R1为电源平面的阻抗，很多时候电路板可能都没有独立的电源层，电源的传输需通过传输线，如果传输线的阻抗太高，电流在该传输线上传输时所产生的压降将会升高，最终输出给系统的电压等级有可能偏低。一旦电源系统受ESD干扰时，系统可能会更容易出现故障。
图4 电源系统直流阻抗等效模型
2.2 降低电源系统阻抗的方法
上文列举的几种电路板的ESD测试问题，都是因电源系统直流阻抗过高所导致，因此在电路板设计过程中，应尽量降低电路板的电源系统的直流阻抗。下文是几种常用降低电源系统直流阻抗的方法。
2.2.1 调整PCB布局和有独立地平面，从而降低电源系统地平面阻抗
降低PCB地平面阻抗最有效的办法就是有完整的地平面做参考，也就是说如果条件允许，PCB最好设计成多层电路板，有独立的地平面做参考，这样PCB地平面的阻抗将最小。通常，产品开发对成本的要求是很严格的，所以很多PCB都只能设计成两层板，这就导致PCB没有完整的地平面做参考。此时只有上下两个表面可以覆铜，而且一旦走线太多的话，地平面覆的铜很有可能就被孤立开，出现图3所示的情况。
针对两层PCB，为了降低地平面阻抗，布局时尽量将元器件摆放的紧凑，走线要保证上下面相互十字交叉，这样的话，表面的铜就很难再被孤立。
2.2.2 PCB地平面多打接地过孔，降低地平面阻抗
当因成本限制，PCB不能设计成多层电路板时，此时地平面空闲区域应尽可能多的打一些接地孔，使得上下面铜皮接触面积增大，这样地平面的阻抗将会减小。不过，地平面的阻抗主要由地平面内阻和地平面过孔的寄生电感组成。我们在地平面上打地孔的目的是为了降低地平面内阻，但是一旦有了地孔，又会在地平面上引入寄生电感。我们都知道，电感在遇到突变电流时也会产生瞬间感应电压ΔV，如式（2）所示：
（2）
di是在dt时间变化内产生的突变电流，由式（2）得知，在对电路板做ESD实验时，寄生电感值越大，瞬间感应电压将越高，ESD测试对电路板电源系统的影响将越严重。因此在降低地平面阻抗的同时，也得考虑降低地平面的寄生电感。
图6 PCB地平面多打接地过孔
图6红框中的过孔为接地孔，由图知，这些过孔在电气结构上是相互并联的，电感并联计算如式（3）所示：
（3）
因此接地孔越多，最终过孔总的寄生电感值将会越小，地平面因寄生电感产生的感应电压ΔV也会越低。
2.2.3 增加电源传输线面积，降低电源传输线阻抗
如果产品设计对成本要求不是很严格，建议在设计电路板时最好有独立的电源层，这样可以有效降低电源传输过程中所产生的电压跌落。可能受成本限制，很多情况下电路板的设计都没有完整的电源平面层，因此供给系统的电源一般通过传输线传输。一旦传输线宽度过窄，传输线的阻抗将会增大，电流经过传输线时产生的压降就会增大，最终电源输出到系统的电压降低，可能使得系统电源长期处于欠压状态，最终导致系统抗静电的等级降低。对一些对电压精度要求很高的芯片来说，如AD采样芯片，该问题会影响其模拟量转换精度。
4 结 语
静电放电现象广泛存在于自然界中，电子元器件因容易受到静电影响而出现工作异常，严重时甚至造成元件永久损坏。所以我们在电子产品设计时，一定要做好静电防护工作。当前针对绝大多数静电干扰现象的技术已经比较成熟，如静电击穿电路板上元器件的管脚，设计人员都知道在被击穿管脚加TVS做防护，再比如静电放电产生的大电流在电路板周边耦合了一个强磁场，该磁场在通讯线上又耦合了电场，导致通讯出现了异常，这种情况只需要将通讯线换为屏蔽线即可。
可以总结，静电干扰问题只要现象明确，一般解决办法都比较容易。但有时设计人员也会遇到一些很难处理的ESD问题，这种ESD干扰的现象引起的原因太宽泛，没有针对性，如静电干扰导致系统CPU复位，CPU程序跑飞，或者导致系统死机等现象，这些现象很多情况下是因电源系统阻抗过高导致系统的抗静电能力下降所致。本文重点讲述如何通过降低电源系统阻抗，进而提高产品ESD性能。
参考文献
[1]于争.信号完整性揭秘[M].北京：机械工业出版社，2013.
[2]邵鹏.信号/电源完整性仿真分析与实践[M].北京：电子工业出版社，2013.
[3]江思敏，唐广芝.PCB和电磁兼容设计[M].北京：机械工业出版社，2008.
[4]顾海洲，马双武.PCB电磁兼容技术：设计实践[M].北京：清华大学出版社，2004.
[5]于争 .电源完整性分析[EB/OL].http：//wenku.baidu.com/，2009.
[6]郑军奇.EMC电磁兼容设计与测试案例分析[M].北京；电子工业出版社，2010.
[7]周润景，苏良昱.Cadence高速电路板设计与仿真：信号与电源完整性分析[M].北京：电子工业出版社，2011.